台積電的目標是在 3D 封裝和封裝中整合超過 1 兆個電晶體到 2030 年，單晶片中的電晶體數量將達到 2000 億個

台積電計畫在 2030 年提供超過 1 兆個 3D 封裝電晶體和 2,000 億個單晶片。

台積電路線圖揭示尖端半導體製程進展：進軍1奈米，2030年電晶體數量突破1兆

在 IEDM 2023 會議期間，台積電展示了該公司期望其半導體「產品組合」的形狀的路線圖，並且看起來這家台灣巨頭在本十年末有一些雄心勃勃的計劃。

根據公佈的路線圖，台積電有信心其製程正步入正軌，台積電的N2 和N2P 製程將在2025 年至2027 年期間首次亮相，而尖端的A10（1 奈米）和A14（1.4 奈米）製程預計將於2025 年至2027 年推出。2027-2030 年 時間框架。除了製程縮減外，台積電還計劃在其他半導體技術方面取得巨大進步，為業界樹立榜樣。

然而，更有趣的是，這家台灣巨頭揭露了半導體產業兩個關鍵領域的進展，即單晶片設計和 3D 異質整合（或簡單地說小晶片設計）。該行業確實正在轉向小晶片配置，因為它們提供模組化和成本優勢。

一個典型的例子是英特爾 Meteor Lake 晶片的首次亮相，該晶片現在配備了基於區塊的晶片組，暗示了小晶片是未來的事實，而台積電領先了一步。英特爾本身使用台積電製程技術製造的晶片來為 Meteor Lake 提供動力。該公司預計 3D Hetero Integration 到 2030 年將達到「一兆個電晶體」。

台積電並不打算停止對單片配置的關注，就在最近，NVIDIA Hopper H100 GPU 的首次亮相使單片處理器的“複雜性”有了巨大提升，但它們在未來肯定無法持續前進。 。這就是為什麼台積電在 IEDM 上分享的內容顯示，單片配置最終將僅限於 2000 億個晶體管，雖然這確實是一個很大的數字，但它並沒有趕上利用小晶片所提供的功能。

台積電未來幾年的路線圖當然包括為產業帶來巨大潛力的創新。它還暗示半導體市場也將轉向基於小晶片的設計，這本身就是一個令人興奮的事實。

新聞來源：Tom’s Hardware